Die technologische und systemtechnische Entwicklung der Mainframes war und ist ein besonderer "Hochtechnologiekomplex". Hier focusierte sich der große Leistungswille, eine erfolgreiche und wichtige Produktlinie weiterzuführen. Aber hier trafen auch, neben der ohnehin extrem anspruchsvollen Materie , in eklatanter Weise Widersprüche aufeinander, welche auch renomierte westliche Firmen vorkomplizierte Aufgaben stellten.
Eine Mainframe muß eine "Zentraleinheit" sein - nicht nur im Sprachgebrauch der 70er und 80er Jahre, sondern sie steht in der System- Anwendungspyramide im Spitzenbereich:
- höchste Qualität- dh. technische Verfügbarkeit ( d.h. extrem niedrige Wahrscheinlichkeit eines Systemausfalles)
- höchste Performance
- Komfort und Qualität der Ausstattung mit zuverlässiger Anwendungs- Software
- Berechenbarkeit der Architektur über 10 -15 Jahre für Großanwender
- Rentabilität des Betriebes
Im Zeitraum nach 1995 war es nach Expertenbewertungen zur Anwendungstechnik notwendig, in den oberen 20% der Anwendungspyramide eine ESER- Leistung von ca. 20-30 Mio OP/ps (MIPS) zu haben. Der Spezifik der Arbeit am ESER- Hostkomplex ab ca. 1985 folgend sollen hier typische systemorientierte Technologie- Aspekte kurz umrissen werden:
- die Komplexität der IBM/ ESER- Architektur erfordert einen sehr aufwendigen Spezial- Logikentwurf , dessen Prozessorkern(e) mit höchster Packungsdichte realisiert sein muß/müssen ( wenige Dezi-Liter Volumen der Systemmoduln ), denn im Bereich der geforderten MIPS ist die "Kupfer- Signallaufzeit" vergleichbar mit den Schaltzeiten schneller Logikelemente .
- es bedarf schneller Logik bei geringen Wärmeverlusteigenschaften -dh.einer hohen Integrationsfähigkeit
- der Entwurf soll ein Minimum an "sensiblen Zuverlässigkeits- Elementen"- wie vor allem Kontakte, Lötstellen usw. besitzen.
- die Bauelemente- Basis ( Halbleiter und Bauelemente-Träger) soll wirtschaftlich vertretbare Kosten haben.
- unter den Bedingungen der DDR- Wirtschaft musste das Konzept hochgradig aus Eigenaufkommen ( des RGW) produzierbar sein
In sehr komplizierten mehrjährigen Konzeptionsarbeiten wurden mehrere Systemkonzepte einer ESER 4- Maschine (EC 1150) erarbeitet und mit den Hauptkooperationspartnern - den Entwicklungsleitern des Kombinates Mikroelektronik - beraten. Es wurden verschieden Varianten mit Einsatz einer Mischtechnologie (BiCMOS) , ECL und der CMOS- GateArray- Linie U530/550 analysiert. 1987 wurde dann die CMOS- Gate- Array- Variante auf Basis U5300/U5500 fixiert, verbunden mit dem Einsatz eines keramischen Mehrschicht -Zwischenträgers für die kompakte Montage von gehäuselosen Einzelchips (Multi-Chip-Modul) der Größe 100x100 mm in der Vorzugsvariante. Unter bestimmten Bedingungen ( geringere Leistung , Mehrkosten) wurden auch Varianten ohne diesen Zwischenträger analysiert.
Eine Bemerkung aus Sicht eines Besuchers der Informatikabteilung des Deutschen Museums München sei hier angemerkt: dort ist der "TCM100" von IBM ausgestellt, der in IBM /308X Systemen zum Einsatz kam. Dessen enormer Technologieaufwand, von der grünen Keramik, über Leiterzugpasten höchster Qualität bis zu supergenauen Verbindungen von 36 Lagen über 36 000 Löcher und neuartigen Kugel-Bond-Technologien für 132 Chips mit je 120 Kontakten machten dem Autor erst kürzlich deutlich, dass 1988 unter DDR- Bedingungen sein Auftrag, eine Alternativvariante für EC 1150 ohne den keramischen Mehrschicht -Zwischenträger zu konzipieren, sicher "lebensnotwenig" geworden wäre... .
Der Schaltkreisentwurf wurde zum integralen Bestandteil des Logikentwurfes des FG Geräte E2 bzw. des WTZ des Buchungsmaschinenwerkes (später Ascota-AG Chemnitz),d.h. das eigene Arbeitsfeld des Logikentwurfes wanderte folgerichtig mit dem technologischen Fortschritt in den Bereich der Mikroelektronik- technologie. Das Fachgebiet E2 erarbeitete sich die Fähigkeiten, Schaltkreisentwürfe im Komplex des Gesamtlogikentwurfes der ZE zu erarbeiten, dh. incl. der Logiksimaulation, Prüfpatternerstellung usw.. Eine neue Qualität der Entwurfssicherheit war die notwendige Konsequenz und es wurde lebensnotwendig, den Entwurf einer sicheren logischen und technischen Simulation zu unterziehen. Die ersten 3 GA U5300 wurden so erfolgreich für den Personal- Computer EC 1835 (PC/AT 2. Generation) entworfen. Das Fachgebiet hatte sich auf die Anforderungen der Verwertung von U5300/U5500 in seinem selbstentwickelten Entwurfssystem eingestellt und war hier auf die 90er Jahre gut vorbereitet mit einer sehr flexibel nutzbaren Technologie für ESER- Mainframes , Personalcomputer oder im Prinzip sogar zusätzlich zum ESER auch für DEC-VAX - Logikentwuerfe.( Letzteres allerdings ging weit über die Vorstellungswelt der Dresdner Kollegen hinaus).
Plan war, mit der CMOS- Schaltkreisbasis U5500 mit ihrer höheren Intergrationsdichte und Geschwindigkeit den Weg in die 90er Jahre zu sichern. Für 1990 waren U5500- Gate Arrays mit ca. 50 000.Gatern /Chip geplant. Die Entwicklungskonzepte sahen vor:
- 1992: ESER- ZE (EC 1150) mit 8- 10 MIPS
- 1995 ESER- ZE (EC1150- M) mit 20-25 MIPS.
|
